Medyadan bağımsız arayüz - Media-independent interface
Ortam bağımsız arayüz ( MII ) orjinal olarak bağlamak için standart bir ara yüz olarak tanımlandı hızlı Ethernet (yani, 100 Mbit / s ) ortam erişim denetimi a (MAC) blok PHY çip . MII, IEEE 802.3u tarafından standartlaştırılmıştır ve farklı PHY türlerini MAC'lere bağlar. Medyadan bağımsız olmak , MAC donanımını yeniden tasarlamadan veya değiştirmeden farklı medyalara (yani bükümlü çift , fiber optik , vb.) bağlanmak için farklı PHY cihazlarının kullanılabileceği anlamına gelir . Böylece herhangi bir MAC, ağ sinyali iletim ortamından bağımsız olarak herhangi bir PHY ile kullanılabilir.
MII, takılabilir bir konektör kullanarak bir MAC'yi harici bir PHY'ye veya doğrudan aynı PCB üzerindeki bir PHY yongasına bağlamak için kullanılabilir . Bir PC'de CNR konnektörü Tip B, MII sinyallerini taşır.
Arayüz üzerindeki ağ verileri , IEEE Ethernet standardı kullanılarak çerçevelenir . Bu haliyle bir giriş, başlangıç çerçevesi sınırlayıcı, Ethernet başlıkları, protokole özgü veriler ve bir döngüsel artıklık kontrolünden (CRC) oluşur. Orijinal MII, ağ verilerini her yönde 4 bitlik nibbles (4 iletim veri biti, 4 alıcı veri biti) kullanarak aktarır. Veriler, 100 Mbit/s çıktı elde etmek için 25 MHz'de saatlenir. Orijinal MII tasarımı, azaltılmış sinyalleri ve artan hızları destekleyecek şekilde genişletildi. Mevcut varyantlar, azaltılmış ortamdan bağımsız arabirim ( RMII ), gigabit ortamdan bağımsız arabirim ( GMII ), azaltılmış gigabit ortamdan bağımsız arabirim ( RGMII ), seri gigabit ortamdan bağımsız arabirim ( SGMII ), yüksek seri gigabit ortamdan bağımsız arabirim ( HSGMII) içerir. ), dörtlü seri gigabit ortamdan bağımsız arabirim ( QSGMII ) ve 10 gigabit ortamdan bağımsız arabirim ( XGMII ).
Yönetim Veri Giriş / Çıkış (MDIO) seri veriyolu MAC ve PHY arasındaki transfer yönetim bilgisine kullanılan MII bir alt kümesidir. Güç verildiğinde , otomatik anlaşma kullanarak , PHY, ayarlar MDIO arabirimi aracılığıyla değiştirilmediği sürece genellikle bağlı olduğu şeye uyum sağlar.
Standart MII
Standart MII, küçük bir kayıt seti içerir:
- Temel Mod Yapılandırması (#0)
- Durum Kelimesi (#1)
- PHY Tanımlama (#2, #3)
- Yetenek Reklamı (#4)
- Bağlantı Ortağı Yeteneği (#5)
- Otomatik Anlaşma Genişletme (#6)
MII Durum Sözcüğü, bir Ethernet NIC'nin bir ağa bağlı olup olmadığını tespit etmek için kullanılabildiğinden en kullanışlı veridir . Aşağıdaki bilgileri içeren bir bit alanı içerir :
bit değeri | Anlam |
---|---|
0x8000 | 100BASE-T4 yeteneğine sahip |
0x7800 | Yetenekli 10/100 HD / FD (en yaygın) |
0x0040 | Önsöz bastırmaya izin verilir |
0x0020 | Otomatik anlaşma tamamlandı |
0x0010 | Uzak arıza |
0x0008 | Otomatik müzakere yeteneğine sahip |
0x0004 | Bağlantı kuruldu |
0x0002 | Jabber algılandı |
0x0001 | Genişletilmiş MII kayıtları mevcut |
verici sinyalleri
Sinyal adı | Açıklama | Yön |
---|---|---|
TX_CLK | İletim saati | PHY'den MAC'ye dönüştürücü |
TXD0 | Veri biti 0 ilet (önce iletilir) | MAC'den PHY'ye dönüştürücü |
TXD1 | Veri bit 1'i ilet | MAC'den PHY'ye dönüştürücü |
TXD2 | Veri biti 2 ilet | MAC'den PHY'ye dönüştürücü |
TXD3 | Veri iletimi bit 3 | MAC'den PHY'ye dönüştürücü |
TX_EN | İletim etkinleştir | MAC'den PHY'ye dönüştürücü |
TX_ER | İletim hatası (isteğe bağlı) | MAC'den PHY'ye dönüştürücü |
İletim saati, bağlantı hızına (100 Mbit/s için 25 MHz, 10 Mbit/s için 2.5 MHz) dayalı olarak PHY tarafından üretilen serbest çalışan bir saattir. Kalan iletim sinyalleri, MAC tarafından TX_CLK'nin yükselen kenarında eşzamanlı olarak sürülür. Bu düzenleme, MAC'in bağlantı hızının farkında olmak zorunda kalmadan çalışmasına izin verir. İletim etkinleştirme sinyali, çerçeve iletimi sırasında yüksek ve verici boştayken düşük tutulur.
İletim hatası, çerçeve iletimi sırasında PHY'nin çerçeveyi geçerli olarak alınmasını engelleyen görünür bir şekilde kasıtlı olarak bozmasını istemek için bir veya daha fazla saat periyodu için yükseltilebilir. Bu, iletim başladıktan sonra bir sorun algılandığında bir çerçeveyi iptal etmek için kullanılabilir. MAC, bu işlevsellik için kullanımı yoksa sinyali atlayabilir, bu durumda sinyal PHY için düşük bağlanmalıdır.
Daha yakın zamanlarda, iletim veri hatlarının özel amaçlı sinyalleşme için kullanıldığını belirtmek için çerçeve iletimi dışında iletim hatasını yükseltmek kullanılmaktadır. Spesifik olarak, 0b0001 veri değeri (TX_EN düşük ve TX_ER yüksek ile sürekli olarak tutulur), düşük güç moduna girmek için EEE özellikli bir PHY talep etmek için kullanılır .
alıcı sinyalleri
Sinyal adı | Açıklama | Yön |
---|---|---|
RX_CLK | alma saati | PHY'den MAC'ye dönüştürücü |
RXD0 | Veri biti 0 al (önce alınır) | PHY'den MAC'ye dönüştürücü |
RXD1 | Veri biti 1'i al | PHY'den MAC'ye dönüştürücü |
RXD2 | Veri biti 2'yi al | PHY'den MAC'ye dönüştürücü |
RXD3 | Veri biti 3 al | PHY'den MAC'ye dönüştürücü |
RX_DV | Geçerli verileri al | PHY'den MAC'ye dönüştürücü |
RX_ER | alma hatası | PHY'den MAC'ye dönüştürücü |
CRS | taşıyıcı duyu | PHY'den MAC'ye dönüştürücü |
KOL | çarpışma algılama | PHY'den MAC'ye dönüştürücü |
İlk yedi alıcı sinyali, RX_ER'nin isteğe bağlı olmaması ve alınan sinyalin kodunun geçerli verilere dönüştürülemediğini belirtmek için kullanılması dışında, verici sinyallerine tamamen benzerdir. Alma saati, çerçeve alımı sırasında gelen sinyalden kurtarılır. Hiçbir saat kurtarılamadığında (yani ortam sessiz olduğunda), PHY yedek olarak serbest çalışan bir saat sunmalıdır.
Alma verileri geçerli sinyalinin (RX_DV) çerçeve başladığında hemen yükselmesi gerekmez, ancak alınan verilere "çerçeve sınırlayıcı başlangıcı" baytının dahil edilmesini sağlamak için bunu zamanında yapmalıdır. Bazı giriş bölümleri kaybolabilir.
İletime benzer şekilde, özel sinyalleme için RX_ER'yi bir çerçevenin dışına yükseltmek kullanılır. Alma için iki veri değeri tanımlanır: bağlantı ortağının EEE düşük güç modunda olduğunu belirtmek için 0b0001 ve yanlış bir taşıyıcı göstergesi için 0b1110 .
CRS ve COL sinyalleri, alma saatiyle eşzamansızdır ve yalnızca yarı çift yönlü modda anlamlıdır. İletim yaparken, alırken taşıyıcı algısı yüksektir veya ortam kullanımda olarak algılanır. Bir çarpışma algılanırsa, çarpışma devam ederken COL da yükselir.
Ek olarak, MAC, COL sinyalini zayıf bir şekilde yukarı çekebilir ve COL yüksek ile CRS düşük (bir PHY'nin asla üretemeyeceği) kombinasyonunun, mevcut olmayan/bağlantısız bir PHY'nin göstergesi olarak hizmet etmesine izin verebilir.
Yönetim sinyalleri
Sinyal adı | Açıklama | Yön |
---|---|---|
MDIO | Yönetim verileri | çift yönlü |
MDC | Yönetim veri saati | MAC'den PHY'ye dönüştürücü |
MDC ve MDIO senkronize bir seri veri benzer arabirim oluşturan I²C . I²C'de olduğu gibi, arabirim bir multidrop veriyoludur, böylece MDC ve MDIO birden fazla PHY arasında paylaşılabilir.
sınırlamalar
Arayüz, birden fazla PHY arasında yalnızca ikisi (MDIO ve MDC) paylaşılabilen 18 sinyal gerektirir. Bu, özellikle çok bağlantı noktalı aygıtlar için bir sorun teşkil eder; örneğin, MII kullanan sekiz bağlantı noktalı bir anahtarın 8 × 16 + 2 = 130 sinyale ihtiyacı olacaktır.
Azaltılmış medyadan bağımsız arayüz
Azaltılmış medyadan bağımsız arayüz (RMII), bir PHY'yi bir MAC'a bağlamak için gereken sinyal sayısını azaltmak için geliştirilmiş bir standarttır. Pin sayısını azaltmak, özellikle yerleşik MAC, FPGA'lar , çok bağlantı noktalı anahtarlar veya tekrarlayıcılar ve PC anakart yonga setleri içeren mikro denetleyiciler bağlamında ağ donanımı için maliyeti ve karmaşıklığı azaltır . Bunu başarmak için MII standardına kıyasla dört şey değiştirildi. Bu değişiklikler, RMII'nin MII'ye kıyasla sinyal sayısının yaklaşık yarısını kullandığı anlamına gelir.
- İki saat TXCLK ve RXCLK, tek bir saatle değiştirilir. Bu saat, bir anahtar gibi bir çok kapılı cihazda saat sinyalinin tüm PHY'ler arasında paylaşılmasına izin veren bir çıkıştan ziyade PHY'ye bir giriştir.
- Saat frekansı 25 MHz'den 50 MHz'e iki katına çıkarken, veri yolları 4 bitten 2 bite daraltılmıştır.
- RXDV ve CRS sinyalleri tek bir sinyalde çoğullanır.
- COL sinyali kaldırılır.
Sinyal adı | Açıklama | Yön |
---|---|---|
REF_CLK | Sürekli 50 MHz referans saati | Referans saati, her iki cihazda da harici bir saat kaynağından bir giriş olabilir veya MAC'den PHY'ye sürülebilir veya PHY'den MAC'e sürülebilir. |
TXD0 | Veri biti 0 ilet (önce iletilir) | MAC'den PHY'ye dönüştürücü |
TXD1 | Veri bit 1'i ilet | MAC'den PHY'ye dönüştürücü |
TX_EN | Yüksek olduğunda, TXD0 ve TXD1'deki saat verileri vericiye | MAC'den PHY'ye dönüştürücü |
RXD0 | Veri biti 0 al (önce alınır) | PHY'den MAC'ye dönüştürücü |
RXD1 | Veri biti 1'i al | PHY'den MAC'ye dönüştürücü |
CRS_DV | Carrier Sense (CRS) ve RX_Data Valid (RX_DV), alternatif saat döngülerinde çoğullanır. 10 Mbit/s modunda, her 10 saat döngüsünde değişir. | PHY'den MAC'ye dönüştürücü |
RX_ER | Alma hatası (anahtarlarda isteğe bağlı) | PHY'den MAC'ye dönüştürücü |
MDIO | Yönetim verileri | çift yönlü |
MDC | Yönetim veri saati. | MAC'den PHY'ye dönüştürücü |
MDC ve MDIO, birden fazla PHY arasında paylaşılabilir.
Alıcı sinyalleri, verici sinyalleriyle aynı şekilde REF_CLK'ye başvurulur.
Bu arabirim, MII'nin 18'ine kıyasla 9 sinyal gerektirir. Bu 9 sinyalden çok bağlantı noktalı cihazlarda, MDIO, MDC ve REF_CLK, bağlantı noktası başına 6 veya 7 pin bırakarak paylaşılabilir.
RMII, 50 MHz'lik bir saat gerektirir; burada MII, 25 MHz'lik bir saat gerektirir ve veriler, MII için bir seferde 4 bit veya SNI için bir seferde 1 bit (yalnızca 10 Mbit/sn) karşısında iki bit saat hızına sahiptir. Veriler sadece (yani Yükselen kenarında örneklenir olmayan çift pompalanmış ).
REF_CLK, hem 100 Mbit/s modunda hem de 10 Mbit/s modunda 50 MHz'de çalışır . Gönderici taraf (PHY veya MAC), tüm sinyalleri 10 Mbit/s modunda 10 saat çevrimi için geçerli tutmalıdır . Alıcı (PHY veya MAC), 10 Mbit/s modunda yalnızca her on döngüde bir giriş sinyallerini örnekler .
sınırlamalar
Arayüzün tam veya yarım çift yönlü modda olup olmadığını tanımlayan bir sinyal yoktur, ancak hem MAC hem de PHY'nin aynı fikirde olması gerekir. Bunun yerine seri MDIO/MDC arabirimi üzerinden iletilmelidir. Ayrıca arayüzün 10 Mbit/s modunda mı yoksa 100 Mbit/s modunda mı olduğunu tanımlayan bir sinyal yoktur, bu nedenle MDIO/MDC arayüzü kullanılarak da ele alınmalıdır. RMII Konsorsiyumu spesifikasyonunun 1.2 sürümü, MDIO/MDC arayüzünün IEEE 802.3u'da MII için belirtilenle aynı olduğunu belirtir. IEEE 802.3'ün mevcut revizyonları, bağlantının hızını ve dupleks modunu görüşmek ve yapılandırmak için standart bir MDIO/MDC mekanizması belirtir, ancak daha eski PHY cihazlarının standardın eski sürümlerine karşı tasarlanmış olması ve bu nedenle, ayarlamak için özel yöntemler kullanması mümkündür. hız ve dubleks.
Bazı MAC'lerde (çok kapılı anahtarlar gibi) bağlı olmayan RX_ER sinyalinin olmaması, CRC'yi geçersiz kılmak için bazı PHY'lerde veri değiştirme ile ele alınır . Eksik COL sinyali, TX_EN ve CRS_DV hattından kodu çözülmüş CRS sinyalinin yarı dupleks modunda AND-ing'inden türetilir. Bu, CRS tanımında küçük bir değişiklik anlamına gelir: MII'de, hem Rx hem de Tx çerçeveleri için CRS ileri sürülür; RMII'de yalnızca Rx çerçeveleri için. Bu, RMII'de iki hata koşulunda hiçbir taşıyıcının ve kayıp taşıyıcının tespit edilememesi ve 10BASE2 veya 10BASE5 gibi paylaşılan ortamların desteklenmesinin zor veya imkansız olması sonucunu doğurur .
RMII standardı, TX_EN'nin yalnızca alternatif saat döngülerinde örneklenmesi gerektiğini şart koşmayı ihmal ettiğinden, CRS_DV ile simetrik değildir ve iki RMII PHY cihazı bir tekrarlayıcı oluşturmak için arka arkaya bağlanamaz; ancak bu, kodu çözülmüş RX_DV'yi RMII modunda tamamlayıcı bir sinyal olarak sağlayan Ulusal DP83848 ile mümkündür.
Sinyal seviyeleri
TTL mantık seviyeleri , 5 V veya 3.3 V mantık için kullanılır. Giriş yüksek eşiği 2,0 V ve düşük eşik 0,8 V'dir . Spesifikasyon, girişlerin 5 V toleranslı olması gerektiğini belirtir , ancak RMII arayüzlü bazı popüler yongalar 5 V toleranslı değildir . Daha yeni cihazlar 2,5 V ve 1,8 V mantığını destekleyebilir.
RMII sinyalleri, iletim hatlarından ziyade toplu sinyaller olarak ele alınır . Ancak ilgili MII standardının IEEE versiyonu 68 Ω iz empedansını belirtir . National, yansımaları azaltmak için MII veya RMII modu için 33 Ω serisi sonlandırma dirençleriyle 50 Ω izinin çalıştırılmasını önerir . National ayrıca, eğriliği en aza indirmek için izlerin 0,15 m'nin altında tutulmasını ve 0,05 m uzunluğunda eşleşmesini önerir .
Gigabit medyadan bağımsız arayüz
Gigabit medyadan bağımsız Arabirim (GMII), ortam erişim denetimi (MAC) cihazı ile fiziksel katman ( PHY ) arasındaki bir arabirimdir . Arayüz 1000 Mbit/s'ye kadar hızlarda çalışır, alma ve gönderme için ayrı sekiz bit veri yollarına sahip 125 MHz'de saat hızına sahip bir veri arayüzü kullanılarak uygulanır ve MII spesifikasyonu ile geriye dönük olarak uyumludur ve geri dönüş hızlarında çalışabilir. 10 veya 100 Mbit/sn.
GMII arayüzü ilk olarak 1000BASE-X için IEEE 802.3z-1998'de madde 35 olarak tanımlanmış ve ardından IEEE 802.3-2000'e dahil edilmiştir.
verici sinyalleri
Sinyal adı | Açıklama |
---|---|
GTXCLK | Gigabit TX sinyalleri için saat sinyali (125 MHz) |
TXCLK | 10/100 Mbit/s sinyalleri için saat sinyali |
TXD[7..0] | İletilecek veriler |
TXEN | verici etkinleştir |
TXER | Verici hatası (gerekirse bir paketi kasıtlı olarak bozmak için kullanılır) |
İki verici saat vardır. Kullanılan saat, PHY'nin gigabit veya 10/100 Mbit/s hızlarında çalışmasına bağlıdır. Gigabit işlemi için GTXCLK, PHY'ye verilir ve TXD, TXEN, TXER sinyalleri buna senkronize edilir. 10 veya 100 Mbit/s işlem için TXCLK, PHY tarafından sağlanır ve bu sinyallerin senkronizasyonu için kullanılır. Bu, 100 Mbit/s için 25 MHz veya 10 Mbit/s bağlantılar için 2.5 MHz'de çalışır. Buna karşılık alıcı, gelen verilerden kurtarılan tek bir saat sinyali kullanır.
alıcı sinyalleri
Sinyal adı | Açıklama |
---|---|
RXCLK | Alınan saat sinyali (gelen alınan verilerden kurtarıldı) |
RXD[7..0] | Alınan veri |
RXDV | Alınan verilerin geçerli olduğunu belirtir |
RXER | Alınan verilerde hata olduğunu belirtir |
KOL | Çarpışma algılama (yalnızca yarım çift yönlü bağlantılar) |
CS | Taşıyıcı algısı (yalnızca yarım çift yönlü bağlantılar) |
Yönetim sinyalleri
Sinyal adı | Açıklama |
---|---|
MDC | Yönetim arayüzü saati |
MDIO | Yönetim arabirimi G/Ç çift yönlü pimi. |
Yönetim arayüzü, PHY'nin davranışını kontrol eder. Her biri 16 bit içeren 32 kayıt vardır. İlk 16 kayıt belirli bir kullanıma sahipken diğerleri cihaza özeldir. Kayıtlar, cihazı yapılandırmak ve mevcut çalışma modunu sorgulamak için kullanılır.
Azaltılmış gigabit medyadan bağımsız arayüz
[Mbit/sn] | [ MHz ] | Bit/saat döngüsü |
---|---|---|
10 | 2.5 | 4 |
100 | 25 | 4 |
1000 | 125 | 8 |
Azaltılmış gigabit medyadan bağımsız arayüz (RGMII), GMII arayüzünde kullanılan veri pinlerinin yarısını kullanır. Bu azalma, iki katı hızda, zaman çoğullama sinyallerinde yarı yarıya veri hattı çalıştırarak ve temel olmayan taşıyıcı-duyu ve çarpışma-gösterge sinyallerini ortadan kaldırarak elde edilir. Böylece RGMII, GMII'nin 24'ünün aksine sadece 12 pinden oluşur.
Veriler 1000 Mbit/s için yükselen ve düşen kenarlarda ve sadece 10/100 Mbit/s için yükselen kenarlarda saatlenir. RX_CTL sinyali, yükselen kenarda RXDV (veriler geçerli) ve düşen kenarda (RXDV xor RXER) taşır. TX_CTL sinyali aynı şekilde TXEN'i yükselen kenarda ve (TXEN xor TXER) düşen kenarda taşır. Bu, hem 1000 Mbit/s hem de 10/100 Mbit/s için geçerlidir.
İletim saati sinyali her zaman TXC hattındaki MAC tarafından sağlanır. Alma saati sinyali her zaman RXC hattındaki PHY tarafından sağlanır. Kaynak-senkron zamanlama kullanılır: (PHY veya MAC tarafından) çıktı olarak alınan saat sinyali, veri sinyalleriyle senkronizedir. Bu, PCB'nin, havuzdaki kurulum ve bekletme sürelerini karşılamak için saat sinyaline 1,5–2 ns'lik bir gecikme ekleyecek şekilde tasarlanmasını gerektirir. RGMII v2.0, PCB tasarımcısının gecikme ekleme ihtiyacını ortadan kaldıran isteğe bağlı bir dahili gecikme belirtir; bu, RGMII-ID olarak bilinir.
Sinyal adı | Açıklama | Yön |
---|---|---|
TXC | Saat sinyali | MAC'den PHY'ye dönüştürücü |
TXD[3..0] | İletilecek veriler | MAC'den PHY'ye dönüştürücü |
TX_CTL | Verici etkinleştirme ve verici hatasının çoğullanması | MAC'den PHY'ye dönüştürücü |
RXC | Alınan saat sinyali (gelen alınan verilerden kurtarıldı) | PHY'den MAC'ye dönüştürücü |
RXD[3..0] | Alınan veri | PHY'den MAC'ye dönüştürücü |
RX_CTL | Alınan verilerin çoğullanması geçerli ve alıcı hatası | PHY'den MAC'ye dönüştürücü |
MDC | Yönetim arayüzü saati | MAC'den PHY'ye dönüştürücü |
MDIO | Yönetim arayüzü G/Ç | çift yönlü |
RGMII sürüm 1.3, 2.5V CMOS kullanırken, RGMII sürüm 2, 1.5V HSTL kullanır .
Seri gigabit medyadan bağımsız arayüz
Seri gigabit medyadan bağımsız arabirim (SGMII), Gigabit Ethernet için kullanılan bir MII çeşididir, ancak 10/100 Mbit/s Ethernet de taşıyabilir.
TX ve RX verileri ve TX ve RX saatleri için DDR 625 MHz saat frekansında diferansiyel çiftleri kullanır. Bu farklı GMII düşük tüketimi ve düşük pin sayımı ile 8b / 10b -coded SERDES . Gönderme ve alma yolunun her biri, veri için bir diferansiyel çifti ve saat için başka bir diferansiyel çifti kullanır. TX/RX saatleri, cihaz çıkışında oluşturulmalıdır, ancak cihaz girişinde isteğe bağlıdır ( alternatif olarak saat kurtarma kullanılabilir). 10/100 Mbit/s Ethernet, veri sözcüklerinin her biri 100/10 kez çoğaltılarak taşınır, bu nedenle saat her zaman 625 MHz'dedir.
Yüksek seri gigabit medyadan bağımsız arayüz
Yüksek seri gigabit ortamdan bağımsız arabirim (HSGMII), işlevsel olarak SGMII'ye benzer ancak 2,5 Gbit/s'ye kadar bağlantı hızlarını destekler.
Dört seri gigabit medyadan bağımsız arayüz
Dörtlü seri gigabit ortamdan bağımsız arabirim (QSGMII), dört SGMII hattını 5 Gbit/sn'lik bir arabirimde birleştirme yöntemidir. QSGMII, SGMII gibi , TX ve RX verileri için düşük voltajlı diferansiyel sinyalleme (LVDS) ve tek bir LVDS saat sinyali kullanır. QSGMII, dört ayrı SGMII bağlantısından önemli ölçüde daha az sinyal hattı kullanır.
10 gigabit medyadan bağımsız arayüz
10 gigabit ortamdan bağımsız arabirim (XGMII), tam çift yönlü 10 Gigabit Ethernet (10GbE) bağlantı noktalarını bir baskılı devre kartı (PCB) üzerindeki diğer elektronik cihazlara bağlamak için tasarlanmış IEEE 802.3'te tanımlanan bir standarttır . Artık genellikle çip üstü bağlantılar için kullanılmaktadır. PCB bağlantıları artık çoğunlukla XAUI ile gerçekleştirilmektedir . XGMII 156.25 MHz çalışan, iki 32 bit ortak veri yolu (Rx & Tx) ve iki dört bitlik kontrol akar (RXC ve TXC) özellikleri DDR (312.5 MT / s ).
Ayrıca bakınız
- Eklenti Birimi Arayüzü (AUI)
- G.hn , veri bağlantı katmanı ile fiziksel katman arasındaki arayüze atıfta bulunmak için MII terimini kullanan bir ITU-T tavsiyesidir .
- Gigabit arabirim dönüştürücü (GBIC)
- Arayüz bit hızlarının listesi
- Küçük form faktörlü takılabilir alıcı-verici (SFP)
- XAUI – 10 Gigabit Ek Birimi Arayüzü
- XFP alıcı-verici
Referanslar
Dış bağlantılar
- Texas Instruments – AN-1405 DP83848 RMII
- Texas Instruments – DP83848C PHY Veri Sayfası
- hp.com – RGMIIv2_0_final_hp.pdf RGMII 2002-04-01 Sürüm 2.0
- Seri-GMII Spesifikasyonu Revizyonu 1.7 (ENG-46158) (PDF) ,2015-07-14 tarihinde orijinalinden (PDF) arşivlenmiştir
- "CEVA uygulama belgeleri" . Arşivlenmiş orijinal 2006-12-11.
- XGMII ve XAUI arayüzlü Altera 10Gb Ethernet IP
- GMII Zamanlama ve Elektrik Spesifikasyonu