Test için Tasarım - Design for testing

Test için Tasarım veya test edilebilirlik için tasarım ( DFT ) oluşur IC dizaynı bir donanım ürün tasarımı için test edilebilirlik özellikleri eklemek teknikleri. Eklenen özellikler daha kolay gelişebilir ve tasarlanmış donanıma imalat testleri uygulamak olun. İmalat testlerin amacı ürün donanım olumsuz ürünün doğru çalışmasını etkileyebilecek hiçbir üretim hatalarını içerdiğini kontrol etmektir.

Testler çeşitli adımlar uygulanır donanım imalat akışı ve belirli ürünler için, ayrıca müşterinin ortamında donanım bakımı için kullanılabilir. Testler genellikle tarafından tahrik edilmektedir test programları kullanarak yürütmek , otomatik test ekipmanları monte edilen sistem kendi içinde, sistem bakımı söz konusu olduğunda (ATE) veya,. Kusurlar (yani, test başarısız) varlığını bulmak ve belirten ek olarak, test karşılaşılan test başarısız doğası hakkında tanı bilgilerini giriş mümkün olabilir. Raporlama bilgileri başarısızlık kaynağını bulmak için kullanılabilir.

Diğer bir deyişle, iyi bir devreden vektörleri (kalıplar) yanıtı, DUT (test edilen cihaz) dan (aynı kalıpları kullanarak) vektörlerin tepki ile karşılaştırılır. yanıtı aynıdır ya eşleşirse, devre iyidir. Bu amaca uygun olarak Aksi takdirde devre imal edilmez.

DFT test programları geliştirilmesinde ve test uygulama ve teşhis için bir arayüz olarak önemli bir rol oynar. Otomatik test vektörü oluşturulması veya ATPG uygun DFT kural ve önerilerin uygulanmıştır eğer çok daha kolaydır.

Tarihçe

DFT teknikleri elektrik / elektronik bilgi işlem cihazlarının ilk günlerinden beri en az kullanılmaktadır. 1940'larda / 50s erken örnekler anahtarları ve bir mühendis "tarama" (yani, seçici olarak sonda) için bazı iç düğüm voltaj / akım izin araçlardır analog bilgisayar [analog tarama]. DFT genellikle iç devre elemanlarının iyileştirilmiş erişim, yerel iç durumu kontrol edilebilir (sağlayan tasarım değişiklikleri ile ilişkili kontrol edilebilirliği ) ve / veya gözlemlenen ( gözlemlenebilirliği daha kolaylıkla). Tasarım değişiklikleri (bir ağ için fiziksel prob noktası ekleyerek, örneğin) doğada sıkı fiziksel olarak ve / veya kontrol edilebilirlik / gözlemlenebilirliği kolaylaştırmak için aktif devre elemanlarının ekleme (örneğin, bir ekleme multiplexer bir ağ halinde). İç devre elemanları kontrol edilebilirlik ve gözlenebilirlik iyileştirmeler kesinlikle test için önemli olmakla birlikte, bunlar DFT'nin tek tip değildir. Diğer kurallar, örneğin, başa elektromekanik test altında ürün ve test ekipmanı arasındaki arayüzün özellikleri. Örnekler, boyut, şekil ve ölçüm noktası aralığı, veya bir ekleme öneri yönergeler yüksek empedans haline geri sürüş hasar riski azaltılır, öyle ki problanmıştır ağlarına bağlı sürücülere.

Yıllar içinde sanayinin geliştiği ve istenen ve / veya zorunlu DFT devre değişiklikler için daha fazla veya daha az detaylı ve daha fazla veya daha az resmi kurallar çok çeşitli kullandı. Bağlamında DFT'nin ortak anlayış Elektronik Tasarım Otomasyonu Modern mikroelektronik için (EDA) ticari DFT yazılım araçları yetenekleri ile büyük ölçüde yanı sıra araştırma DFT mühendislerin profesyonel topluluğun uzmanlık ve deneyim ile şekillenen, gelişmekte ve bu tür araçları kullanarak. DFT Analog / karma sinyal devresi için biraz bir arka koltuk alır iken DFT bilginin ilgili gövdenin çok dijital devreler üzerinde odaklanmaktadır.

mikroelektronik ürünler için DFT'nin Amaçları

DFT etkiler ve test geliştirme, test uygulaması ve teşhis için kullanılan yöntemler bağlıdır.

Çoğu DFT en azından sayısal devreler için, bugün sektöründe uygulanan aracı destekli bir esas alan Yapısal Test paradigma. Yapısal test devresinin genel fonksiyonalitesi doğru olup olmadığını belirlemek için doğrudan girişim yapar. Bunun yerine, bir yapısal belirtilen devre gibi düşük seviyeli yapı bloklarından doğru bir şekilde monte edilmiş olduğundan emin olmak için çalışır netlistine . Örneğin, tüm belirtilen mantık kapıları doğru çalıştığından, bu ve doğru bağlanmış? Şart netlist doğru ve yapısal test devre elemanlarının doğru birleştirildiğini doğrulamıştır ise, o zaman devre düzgün olarak gerektiğidir.

Bu çok farklı olduğuna dikkat edin fonksiyonel test Test fonksiyonlar altında devre fonksiyonel özelliklerine göre doğrulamak için çalışır. Bu çok yakından ilgili olan fonksiyonel doğrulama doğru inşa olduğu varsayılarak, netlistine belirtilen devre fonksiyonel özellikleri karşılayan saptanması problemine.

Yapısal paradigma bir yararı, test üretme oldukça işlevsel bir katlanarak patlayan çok sayıda ile uğraşmaktan daha nispeten basit devre elemanlarının sınırlı sayıda test odaklanabilir olmasıdır durumları ve durum geçişlerinin. Bir seferde tek bir mantık kapısı test görevi basit görünse de, üstesinden gelmek için bir engel varsa. Test ekipmanı yalnızca birincil bağlanır oysa günümüzün son derece karmaşık tasarımları, çoğu kapıları iyice sarılmış giriş / çıkışlar (I / O) ve / veya bazı fiziksel test noktası. Gömülü girişler, bu nedenle, mantık katmanları müdahale yoluyla manipüle edilebilir olmalıdır. Aradan mantık durumu unsurları içeriyorsa o zaman bir katlanarak patlayan konusu durum uzayı ve durum geçiş dizileme bir oluşturur çözümsüz sorunu testi nesil için. Test nesil basitleştirmek için, DFT kontrol etmeye çalışırken ve / veya bazı iç devre elemanı neler yapıldığını gözlemlemek zaman karmaşık durum geçiş dizileri ihtiyacını ortadan kaldırarak erişilebilirlik sorunu giderir. Devre tasarımı / uygulanması sırasında yapılan DFT seçimler bağlı olarak, karmaşık mantık devreleri için yapısal testlerin nesil olabilir az ya da çok otomatik veya kendiliğinden otomatik [1] . DFT metodolojileri Bir anahtar amacı, dolayısıyla, tasarımcılar miktarı ve türü DFT'nin ve test nesil görevin maliyet / fayda (zaman, çaba, kalite) arasındaki dengeleri yapmak olanak sağlamaktır.

Başka yararı Herhangi bir sorun gelecekte ortaya durumda bir devreyi teşhis etmektir. Onun bu cihaz kullanımı sırasında herhangi bir arıza durumunda test edilebilir böylece tasarımında bazı özellikleri veya hükümler ekleme gibi.

Dörtgözle beklemek

Endüstrisi için bir meydan okuma ile tutuyor çip teknolojisi hızlı ilerlemeler etmek zorunda olmadan (I / O sayısı / boy / yerleştirme / aralık, I / O hızı, dahili devre sayısı / hız / güç, ısı kontrolü ve benzeri) sürekli test ekipmanlarını yükseltin. Modern DFT teknikleri, dolayısıyla yeni nesil yongaları ve montajlar mevcut test ekipmanları üzerinde test ve / veya yeni test ekipmanı için gereksinimler / maliyetini azaltmak izin seçenekleri sunmak zorunda. Sonuç olarak, DFT teknikleri sürekli olarak test uygulama süreleri test altındaki ürünler için maliyet hedefi tarafından dikte belli sınırlar içinde kalmak emin olmak için, bu tür sıkıştırma dahil olarak, güncellenmektedir.

Teşhis

Özellikle gelişmiş yarıiletken teknolojileri için, her üretilen yonga bazı bekleniyor gofret onları işlevsel olmayan hale kusurları içerir. Test birincil hedefi bulup test altındaki bir işlevsel olmayan çip test cihazı tarafından yakalanan bir veya daha fazla tepkiler beklenen bir cevap değerinin farklı, yani tam olarak işlevsel olanlardan bu işlevsel olmayan fiş ayırmaktır. Test başarısız fiş yüzdesi, bu nedenle, bu çip türü için beklenen fonksiyonel verim ile yakından ilişkili olması gerekir. Gerçekte, ancak, ilk kez test zeminine ulaşan yeni bir çip türünün tüm çipler (böylece sıfır verim durum denir) başarısız olduğu nadir değildir. Bu durumda, cips sıfır verim durumun nedenini belirlemek için çalışan bir hata ayıklama sürecinden geçmesi gerekir. Diğer durumlarda, test düşmeyi üzerinden (testi yüzdesi başarısız) / beklenenden daha yüksek olarak kabul edilebilir olabilir ya da birden dalgalanabilir. Yine, cips aşırı deney bir dağılmaya nedenini belirlemek için bir analiz işlemine tabi tutulması gerekir.

Her iki durumda da, altta yatan problemin doğası hakkında önemli bilgi cips test sırasında başarısız bir şekilde gizlenmiş olabilir. Daha iyi analizini kolaylaştırmak için, ek bir basit geçmek ötesinde bilgi / a başarısız günlüğüne toplanır başarısız başarısız. başarısız günlüğü genel (Ne tester kanalında örneğin) ne zaman (örneğin test çevrimi), nerede hakkında bilgi ve nasıl içeren (örneğin mantık değeri) testi başarısız oldu. Teşhis sorun büyük olasılıkla başlayan çip içine hangi mantıksal / fiziksel konumu başarısız günlüğünden türetmeye çalışmak. tanılama sürecinde başarısızlık olarak adlandırılan hacim teşhis çok sayıda çalıştırarak, sistematik hatalar tespit edilebilir.

Bazı durumlarda (örneğin, Baskılı devre , Çoklu Çip Modülleri (MCM), gömülü veya tek başına anılar ) test altında başarısız devreyi tamir etmek mümkün olabilir. Bu amaç teşhis için hızla başarısız birimi bulmalı ve / tamir başarısız birimini değiştirmek için bir iş-sipariş oluşturun.

DFT yaklaşımlar az ya da çok teşhis dostu olabilir. DFT ilgili hedefleri akıllı hata analizi (FA) Örnek seçilmesine olanak tanır ve aynı zamanda teşhis ve FA maliyeti, doğruluk, hız ve verimliliğini geliştirmek, bir ölçüde, veri toplama ve teşhis başarısız / kolaylaştırmak basitleştirmek vardır.

Tarama tasarım

İç çip girişlerinden deney verileri iletmek için en yaygın yöntem , test edilen devre bunların çıkışları (kısa kesik,) ve gözlemleme, tarama dizayn olarak adlandırılır. Tarama tasarımda, kayıt ( flip-flop tasarım ya da mandallar) bir ya da daha fazla bağlı tarama zincirlerinin bir çipin iç düğüm erişmek için kullanılmaktadır. Deney kalıpları, fonksiyonel tarama zincir (ler) ile kaydırılır saat sinyalleri beklenen "iyi karşı "yakalama döngüsü (ler)" devreyi test etmek için darbeli edilir ve sonuçlar, daha sonra talaş çıkış pimlerine üzerinden kaydırılır ve karşılaştırıldı makine" ile sonuçlanır.

Tarama tekniklerin Kolay uygulama uzun tester zaman ve bellek gereksinimlerini karşılık gelen geniş vektör setleri ile sonuçlanabilir. Deney sıkıştırma teknikleri çip üzerinde tarama girişinin sıkışmasının ve test çıkış sıkıştırarak Bu sorunu gidermek için. Herhangi bir özel test vektör genellikle sadece ayarlamak ve / veya tarama zincir bitleri, önemsiz bir kısmını incelemek gerekir çünkü büyük kazançlar mümkündür.

Bir tarama tasarım çıkış gibi formlarda sağlanabilir Seri Vektör Biçimi , (SVF) testi cihazı ile yürütülecek.

Hata Ayıklama kullanarak DFT özellikleri

imalat için yararlı olmasının yanı sıra, tarama zincirleri de "ayıklama" çip tasarımları için kullanılabilir test "/ imkânsız go". Bu bağlamda, yonga normal "fonksiyonel modunda" icra edilir (örneğin, bir bilgisayar ya da cep telefonu yongası montaj dil komutlarını yerine gelebilir). Herhangi bir zamanda, çip saat durdurulabilir ve çip "test modu" na yeniden yapılandırılmış. Bu noktada, tam iç durumu tarama zincirlerinin kullanımı ile, herhangi bir istenen değerlere üzerinden terk veya ayarlanabilir. hata ayıklama yardımcı olmak için tarama başka bir kullanımı tüm bellek elemanlarına başlangıç ​​aşamasında iken tarama oluşur ve daha sonra sistem hata ayıklama gerçekleştirmek için geri işlevsel moduna gidin. avantajı birçok saat döngüsü geçmeden bilinen bir duruma sistemi getirmektir. Saat kontrol devreleri ile birlikte tarama zincirlerinin bu şekilde kullanılması, "Debuggability için tasarım" "Debug için tasarım" veya adlandırılan mantık tasarımının bir ilgili alt disiplin vardır.

Ayrıca bakınız

Referanslar

  • IEEE Std 1149.1 (JTAG) Testedilebilirlik Astar üzerine bir teknik sunum Tasarım-için-Testi JTAG ve Sınır Scan merkezli
  • VLSI Testi İlkeleri ve Mimarileri LT Wang, CW Wu ve XQ Wen, Bölüm 2, 2006. Elsevier.
  • Entegre Devreler El Kitabı'nda İçin Elektronik Tasarım Otomasyonu Lavagno, Martin ve Scheffer tarafından, ISBN  0-8493-3096-3 alanında bir araştırma elektronik tasarım otomasyonu . Bu özet Cilt I, Bölüm 21, gelen (izni ile) elde edilmiştir Testi İçin Tasarım Bernd Koenemann tarafından.
  1. ^ Ben-Gal I. Herer Y. ve Raz T. (2003). "Kendinden düzeltme muayene hataları altında muayene prosedürü" (PDF) . Kalite ve Güvenilirlik, 34 (6), ss. 529-540 tarihinde IIE İşlemleri.
  2. ^ "Hata ayıklama için Tasarım: yonga tasarımı içinde konuşulmayan zorunluluk" Ron Wilson, EDN, 2007/06/21 tarafından makalesinde

Dış bağlantılar